Abstracto

Análisis de rendimiento, diseño y prueba de un chip de memoria SRAM de 512 bits con la herramienta Xilinx/Modelsim

Mónica Solanki

En esta tesis se ha diseñado un chip de memoria con un tamaño de 512 bits utilizando Xilinx o software de simulación de modelos. El autotest integrado de memoria (MBIST) o como algunos lo llaman, el autotest integrado de matriz es una pieza de lógica asombrosa. Sin ninguna conexión directa con el mundo exterior, una memoria integrada muy compleja se puede probar de manera eficiente, fácil y menos costosa. En este artículo se presenta el modelado y la simulación de MBIST. La arquitectura de diseño está escrita en código VHDL (lenguaje de descripción de hardware de circuito integrado de muy alta velocidad) utilizando herramientas ISE de Xilinx. La verificación de esta arquitectura se lleva a cabo probando la SRAM atascada en falla. Se implementa un algoritmo BIST como March C- y muchos más para probar la SRAM defectuosa.